THIN-FILM SEMICONDUCTOR DEVICE

Patent number:

JP5226635

Publication date:

1993-09-03

Inventor:

TAKEDA KOJI

Applicant:

CASIO COMPUT CO LTD

Classification:

- international:

H01L27/22; G11C11/18; H01L27/10; H01L29/784

- european:


Application number: JP19920058833 19920213

Priority number(s):

Abstract of JP5226635

PURPOSE:To achieve a specified function such as a memory function with a simple configuration by laminating a thin-film transistor with an electrode for detecting Hall voltage and a magnetic body thin film.

CONSTITUTION: A magnetic body thin film 2 is provided on the upper surface of a substrate 1 and an insulation film 3 and a thin-film transistor 4 are laminated on the upper surface. The thin-film transistor 4 is provided with a semiconductor thin film 11 which consists of an amorphous, polycrystalline, or single-crystal semiconductor and then electrodes 15, 15 for detecting Hall voltage are connected to it. Then, the magnetic body thin film 2 consists of a magnetic body thin film which contains at least one type of rare-earth elements and is magnetized in the direction of film thickness and then a magnetic transition temperature or a magnetization loss temperature exceed a room temperature. Hall voltage can be generated in a direction which is vertical to both the direction where drain current flows and the direction for applying magnetic field according to the magnetic body thin film 2 can be generated at the thin-film transistor 4 according to Hall effect, thus achieving a specified function such as memory function with a simple configuration.



BEST AVAILABLE COPY

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-226635

(43)公開日 平成5年(1993)9月3日


識別記号 庁内整理番号 F I 2 7342-4M 8 8522-5L 0 451 8728-4M	技術表示箇所
84 9056-4M H O 1 L 29/78 審査請求 未i	311 C 請求 請求項の数4(全 5 頁)
特願平4-58833 (71)出願人 000001443 カシオ計算権	
(72)発明者 竹田 恒治 東京都八王-	区西新宿2丁目6番1号 子市石川町2951番地の5 カシ 式会社八王子研究所内
(74)代理人 弁理士 杉	

(54) 【発明の名称】 薄膜半導体装置

(57)【要約】

【目的】 簡単な構成でメモリ機能を持たせる。

【構成】 基板1の上面には磁性体薄膜2が設けられ、磁性体薄膜2の上面には絶縁膜3を介して薄膜トランジスタ4は、平面はぼ十字形状の半導体薄膜11、半導体薄膜11上にゲート絶縁膜12を介して設けられたゲート電極13、半導体薄膜11の左右端部に接続されたソース・ドレイン電極14、および半導体薄膜11の前後端部に接続されたホール電圧検出用電極15を備えている。そして、ゲート電圧が印加されると、ドレイン電流が流れる。このとき、磁性体薄膜2がその膜厚方向にすなわち上向きまたは下向きに磁化されていると、ホール効果により、半導体薄膜11にはドレイン電流の流れている方向と磁性体薄膜2による磁場印加方向の双方に垂直な方向に正負いずれかのホール電圧が発生する。したがって、簡単な構成でメモリ機能を持たせることができる。



【特許請求の範囲】

【請求項1】 ホール電圧検出用電極を有する薄膜トランジスタと磁性体薄膜とを積層してなることを特徴とする薄膜半導体装置。

【請求項2】 前記薄膜トランジスタは非晶質、多結晶 または単結晶半導体からなる半導体薄膜を備え、この半 導体薄膜に前記ホール電圧検出用電極が接続されている ことを特徴とする請求項1記載の薄膜半導体装置。

【請求項3】 前記磁性体薄膜は少なくとも1種類の希 土類元素を含む磁性体薄膜からなり、かつその膜厚方向 10 に磁化されていることを特徴とする請求項1記載の薄膜 半導体装置。

【請求項4】 前記磁性体薄膜の磁気転移温度または磁 化消失温度は室温以上であることを特徴とする請求項1 記載の薄膜半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明はメモリ機能等を備えた 薄膜半導体装置に関する。

[0002]

【従来の技術】FET(電界効果トランジスタ)は、入力(ゲート)電圧の変化を(ドレイン)電流の変化として出力するものであり、消費電力が小さく高集積化が可能であることから、主にディジタル回路素子として用いられている。

【0003】ところで、従来のこのようなFETでは入力電圧を印加している間だけ出力電流を得ることができるので、このままでは、メモリ機能とか磁気センサ等のセンシング機能とかの如き所定の機能を持たせることができず、付随の回路やデバイスを必要とする。例えば、FETにメモリ機能を持たせるには、SRAMやDRAMの如き複雑な回路構成としたり、EEPROMの如き駆動方法とセンスアンプを採用しなければならない。また、FETに磁気センサ等のセンシング機能を持たせるには、検出素子と回路からなる独立したセンサが必要となる。

[0004]

【発明が解決しようとする課題】このように、従来のFETでは、単独で所定の機能を遂行させるには不向きであり、機能遂行のための複雑な付加的回路構成や素子を必要とするという問題があった。この発明の目的は、簡単な構成でメモリ機能等の所定の機能を持たせることのできる薄膜半導体装置を提供することにある。

[0005]

【課題を解決するための手段】この発明は、薄膜トランジスタにホール電圧検出用電極を備えさせ、かつこの薄膜トランジスタに磁性体薄膜を積層したものである。

[0006]

【作用】この発明によれば、薄膜トランジスタと磁性体 薄膜とを積層しているので、ホール効果により、薄膜ト ランジスタにドレイン電流の流れている方向と磁性体薄膜による磁場印加方向の双方に垂直な方向にホール電圧を発生させることができ、そしてこのホール電圧をホール電圧検出用電極を介して検出すると、磁性体薄膜による磁場印加方向の相違により正負いずれかのホール電圧が得られることになり、このため例えば磁性体薄膜による磁場印加方向を予めいずれかの方向に定めておくことにより記憶情報1、0を書込んでおくことができ、しかも薄膜トランジスタにホール電圧検出用電極を備えさせ、かつこの薄膜トランジスタに磁性体薄膜を積層させるだけでよく、したがって簡単な構成でメモリ機能等の所定の機能を持たせることができる。

[0007]

20

【実施例】図1 (A)、(B) はこの発明の第1実施例 における薄膜半導体装置の要部を示したものである。こ の薄膜半導体装置は、基板1の上面に磁性体薄膜2が設 けられ、磁性体薄膜2の上面に絶縁膜3が設けられ、絶 緑膜3の上面に薄膜トランジスタ4が設けられた構造と なっている。このうち基板1は石英、髙融点ガラス、シ リコンウェーハ、ステンレス等からなっている。ただ し、基板1としてシリコンウェーハやステンレス等の導 電性の高いものを用いる場合には、基板1と磁性体薄膜 2との間を絶縁するために、基板1の上面に酸化シリコ ンや窒化シリコン等からなる絶縁膜を設け、この絶縁膜 の上面に磁性体薄膜2を設けることとする。磁性体薄膜 2は少なくとも1種類の希土類元素を含む磁性体薄膜か らなり、例えばテルビウムー鉄ーコパルト合金等からな る強磁性体やペロプスカイト型ガドリニウムー鉄酸化物 等からなる髙転移温度フェリ磁性体からなっている。こ の磁性体薄膜 2 はその垂直磁気異方性によりその膜厚方 向にすなわち図1 (A) の上向きにまたは下向きに磁化 されている。絶縁膜3は磁性体薄膜2と薄膜トランジス タ4との間を絶縁するためのものであり、酸化シリコン や窒化シリコン等からなっている。ただし、磁性体薄膜 2がペロプスカイト型ガドリニウム-鉄酸化物等のよう に抵抗率の十分高いものからなる場合には、この絶縁膜 3を省略してもよい。

【0008】 薄膜トランジスタ4は、絶縁膜3の上面に 平面ほぼ十字形状にパターン形成さけた非晶質、多結晶 または単結晶半導体からなる半導体薄膜11を備えてい る。半導体薄膜11の中央部はチャネル領域11aとされ、その左右両側は不純物濃度の高いソース・ドレイン 領域11b、11bとされている。半導体薄膜11の上 面中央部には酸化シリコンや窒化シリコン等からなるゲート絶縁膜12を介してゲート電極13が設けられてい る。半導体薄膜11のソース・ドレイン領域11b、1 1bにはソース・ドレイン電極14、14がそれぞれ接続されている。半導体薄膜11のチャネル領域11aの 前後端部にはホール電圧検出用電極15、15がそれぞれ接続されている。

50

【0009】次に、この薄膜半導体装置の動作について 説明する。今、ソース・ドレイン電極14、14間にド レイン電圧Voが印加されている状態において、ゲート 電板13に印加するゲート電圧V:を変化させると、ゲ ート電圧V:の絶対値 | V: |の閾値前後でソース・ドレ イン電極14、14間に流れるドレイン電流 []に大き な変化が起こる。これは、ゲート電圧Vcの絶対値 | Vc - が閾値を超えたとき、半導体薄膜11のソース・ドレ イン領域11b、11bがその間のチャネル領域11a を介してショートされるためである。このとき、磁性体 10 薄膜2がその膜厚方向に磁化されているので、半導体薄 膜11のチャネル領域11aにはその膜厚方向に磁場H が印加されている。したがって、ホール効果により、半 導体薄膜11のチャネル領域11aにはドレイン電流I »の流れている方向と磁場Hの印加されている方向の双 方に垂直な方向にホール電圧Vェが発生する。このホー ル電圧Vgはドレイン電流Igに比例し、したがってドレ イン電流Inが大きく変化するとホール電圧Vuも大きく 変化し、ドレイン電流 I 。の変化がホール電圧 V 。の変化 に変換されることになる。そして、このホール電圧V₂20 はホール電圧検出用電極15、15を介して検出され る。一例として、磁性体薄膜2の膜厚が100Aでその 磁場Hが1kエルステッドであり、ドレイン電流(オン 電流) I₁が 1 μ A であるとすると、 V₁ = R (ホール定 数) In Hの関係式から、ホール電圧Vgは0.1~1m V程度となる。

【0010】このように、この薄膜半導体装置では、ゲ 一ト電圧Vcを印加すると、半導体薄膜11のチャネル 領域11aにホール電圧Vgが発生するので、磁性体薄 膜 2 の膜厚方向の磁化が上向きであるか下向きであるか の相違により、正負いずれかのホール電圧Viが得られ る。そこで、磁性体薄膜2の膜厚方向の磁化が上向きで あるか下向きであるかの相違により記憶情報1、0を書 込んでおくとすると、この記憶情報1、0を正負いずれ かのホール電圧V』として読出すことができ、したがっ てメモリ機能を持たせることができる。また、基板1が 透明である場合には、基板1側からレーザ光を照射し、 磁性体薄膜 2 の下面で反射された反射光のカー回転角を 検出するようにすると、光磁気メモリ素子としても使用 することができる。さらに、記憶情報を書換えることも できる。この場合、弱い外部磁場を与えておくと、室温 では磁気転移(磁化反転)が生じないが、レーザ光を照 射すると磁性体薄膜2の温度が上昇してその保磁力が減 少し、このため弱い外部磁場でも十分磁気転移を生じ、 したがってこのような性質を利用することにより、記憶 情報を書換えることができる。また、磁性体薄膜2が電 気良導体からなる場合には、磁性体薄膜2の電位を一定 に保つことができ、したがって薄膜トランジスタ4にお けるバックゲートパイアスを安定させることができ、ひ

きる。

【0011】なお、上記第1実施例では薄膜トランジスタ4としてコプラナ型のものを備えている場合について、説明したが、図1と同一名称部分には同一の符号を付した図2に示す第2実施例のように、逆スタガ型のものにも適用することができる。この場合、基板1と磁性体薄膜2との間に逆スタガ型の薄膜トランジスタ4を設けており、その詳細な説明は省略する。なお、磁性体薄膜2の上面に透明な保護膜を設けるようにしてもよい。

【0012】次に、図3はこの発明の第3実施例におけ る薄膜半導体装置の要部を示したものである。この図に おいて、図1と同一名称部分には同一の符号を付し、そ の説明を適宜省略する。この薄膜半導体装置は、ガラス 等の透明な基板1の上面に磁性体薄膜2が設けられ、磁 性体薄膜2の上面に反射膜21が設けられ、反射膜21 の上面に絶縁膜3が設けられ、絶縁膜3の上面に多数の 薄膜トランジスタ4が設けられた構造となっている。こ のうち薄膜トランジスタ4は、絶縁膜3の上面に一方の ソース・ドレイン電極14、半導体薄膜11および他方 のソース・ドレイン電極14がこの順で設けられ、これ らの表面にゲート絶縁膜12を介してゲート電極13が 設けられた構造となっている。したがって、この薄膜ト ランジスタ4では、基板1に対して垂直な方向にドレイ ン電流 I。が流れることになる。この場合、磁性体薄膜 2として垂直磁気異方性の高いテルビウム-鉄-コバル ト合金を用い、各薄膜トランジスタ4に対応してN極ま たはS極に磁化させ、各薄膜トランジスタ4に対して基 板1の面方向に磁場を印加するようにしておく。

【0013】この薄膜半導体装置でも、ゲート電圧V。 を印加すると、半導体薄膜11のチャネル領域にホール 電圧 V₈が発生するが、この場合、磁性体薄膜 2 の面方 向の磁化がN極であるかS極であるかの相違により、正 負いずれかのホール電圧 V_Eが得られることになり、し たがってこの場合もメモリ機能を持たせることができ る。また、基板1側からレーザ光を照射した場合、磁性 体薄膜2の下面で反射された反射光のカー回転角または 反射膜21の下面で反射された反射光のファラディ回転 角を検出することができ、したがってこの場合も書換え 可能な光磁気メモリ素子として使用することもできる。 磁性体薄膜2への書込みは周知の如く光変調方式または 磁界変調方式によって行うことが可能であり、この磁気 記録を各薄膜トランジスタ4毎に対応付ければ、磁性体 薄膜2の書込み情報と同じ情報を各薄膜トランジスタ4 のホール電圧検出用電極15から検出することが可能と なるので、光ディスク専用の再生装置および半導体メモ リ専用の再生装置のどちらでも再生することが可能とな

に保つことができ、したがって薄膜トランジスタ4にお 【0014】なお、上記実施例では、メモリ機能を有すけるパックゲートパイアスを安定させることができ、ひ る場合について説明したが、これに限定されるものではいては薄膜トランジスタ4の動作安定性を増すことがで 50 ない。例えば、薄膜半導体装置の磁性体薄膜2を予め磁

化していない場合には、薄膜半導体装置をある磁場にお いてゲート電圧Vcを印加すると、その磁場に対応した 正負いずれかのホール電圧Vェが得られることになり、 したがってこの場合薄膜半導体装置を一種の磁気センサ として使用することができる。この場合、磁性体薄膜2 がその磁場の強さに比例して磁化され、しかも薄膜半導 体装置をその磁場から取り出しても磁性体薄膜2の磁化 が保持され、したがって薄膜半導体装置をその磁場から 取り出した後においても、その磁場に対応した正負いず れかのホール電圧 $V_{\rm II}$ が得られることになる。なお、-10旦磁化された磁性体薄膜2を消磁する場合には、例えば レーザ光を照射して磁化消失温度以上に熱すると、消磁 することができる。また、上記実施例では、薄膜トラン ジスタ4としてn型またはp型のいずれか一方の素子を 備えた場合について説明したが、これに限定されるもの ではない。例えば、n型とp型の双方を備えたCMOS FETにも適用することができる。この場合、入力電圧 が有効閾値電圧となるところで鋭いピークを持つパルス 状のドレイン電流しか過渡的に流れ、その有効閾値電 圧の近傍に局在するパルス的変化に対応したホール電圧 20 Vgが発生し、したがってピーク電流をパルス電圧に変 換して取り出すことができる。・

[0015]

【発明の効果】以上説明したように、この発明によれば、ホール効果により、薄膜トランジスタにドレイン電流の流れている方向と磁性体薄膜による磁場印加方向の

双方に垂直な方向にホール電圧を発生させることができるので、磁性体薄膜による磁場印加方向の相違により正負いずれかのホール電圧を得ることができ、このため例えば磁性体薄膜による磁場印加方向を予めいずれかの方向に定めておくにより記憶情報1、0を書込んでおくことができ、しかも薄膜トランジスタにホール電圧検出用電極を備えさせ、かつこの薄膜トランジスタに磁性体薄膜を積層させるだけでよく、したがって簡単な構成でメモリ機能等の所定の機能を持たせることができる。

0 【図面の簡単な説明】

【図1】(A)はこの発明の第1実施例における薄膜半 導体装置の要部の縦断面図、(B)は同要部の平面図。


【図2】この発明の第2実施例における薄膜半導体装置の要部の縦断面図。

【図3】この発明の第3実施例における薄膜半導体装置の要部の縦断面図。


【符号の説明】

- 1 基板
- 2 磁性体薄膜
- 3 絶縁膜
 - 4 薄膜トランジスタ
 - 11 半導体薄膜
 - 13 ゲート電極
 - 14 ソース・ドレイン電極
 - 15 ホール電圧検出用電極

[図2]



[図3]



【図1】

Φ

